密级状态：绝密(　　)　　秘密(　　)　　内部()　　公开(√)

Camera External FAQ

（技术部，ISP 部）

文件状态： [] 正在修改 [√] 正式发布	当前版本：	V2.1
	作　　者：	ISP 部
	完成日期：	
	审　　核：	邓达龙
	完成日期：	2021/9/14

福州瑞芯微电子股份有限公司

Fuzhou Rockchips Electronics Co . , Ltd

(版本所有,翻版必究)

版 本 历 史

版本号	作者	修改日期	修改说明
V1.0	ISP	2019/3/23	内部 v1.4 版本转换发布
V2.0	ISP	2021/8/18	1. 更新 MIPI 说明 2.增加 SC8220/IMX415 问题
V2.1	ISP	2021/9/14	1.增加平台评估类 2. 增加 sc410ai 问题

目 录

0 平台评估类 4

0.1 RK 平台支持的 HDR 类型 4

0.2 RK 平台如何支持双摄帧同步 4

1 CAMERA SENSOR 相关 6

1.1 如何处理 CAMERA SENSOR I2C 不通问题 6

1.2 如何处理，曝光调整过程中的闪烁问题(OV2710) 7

1.3 如何处理 SENSOR 镜像配置修改后导致偏色的问题 8

1.4 如何处理系统热重启情况下，CAMERA 概率性出现短时间的图像偏绿(IMX274/IMX317) ..10

1.5 如何处理 SENSOR 预览画面整体均匀偏红问题 11

1.6 如何处理 SENSOR 输入参考时钟信号(MCLK)幅度异常问题 13

1.7 如何处理 GLOBAL SHUTTER SENSOR 出现曝光闪烁问题(OV7251) 17

1.8 如何处理 HDR 模式下，低光高增益环境图像出现带状条纹(IMX415) 17

1.9 如何处理 HDR 模式下，上电概率性采集不到图像(SC2310) 22

1.10 如何处理场景亮度变化图像出现横块浅色灰阶条纹(SC8220) 27

1.11 如何处理正对太阳等高亮度场景时出现的画面纵向黑色条纹问题(SC410AI) 28

2 MIPI 相关 29

2.1 MIPI 接口错误分类以及推荐处理顺序 30

2.2 如何处理 MIPI 采集不到数据且未提示出错 34

2.3 如何处理 *D-PHY LEVEL ERROR：ERRSOTHS / ERRSOTSYNCHS* 错误 37

2.4 如何计算 THS-SETTLE 39

2.5 如何处理 *CSI-2 CONTROLLER ERROR: CSIFIFOOVERFLOW* 问题 41

2.6 如何处理 *CSI-2 PACKET LEVEL ERROR: ERRECCDOUBLE/ERRECCCORRECTED/ ERRORCRC* 错误 43

2.7 如何处理 *D-PHY LEVEL ERROR：* FALSE CONTROL ERROR 45

2.8 如何处理 *CSI-2 PROTOCOL LEVEL ERROR :ERRFRAMESYNC* 47

3. DVP 并口相关(ITU.R BT601/656/1120) 49

3.1 如何处理 RV1108 ITU.R BT656 10/12BIT BAYER RAW 接口能够正常接收数据，图像中出现高亮物体时概率性出现横条红色异常 49

3.2 如何处理并口 ITU.R BT601 采集 YUV 8BIT 数据，整体画面蒙上一层淡绿色 49

3.3 如何处理并口 ITU.R BT601 采集 10BIT BAYER RAW 数据，高亮物体出现偏红色等异常 50

4 CIF 控制器相关..... 51

4.1 如何处理 RK3188/PX3 ITU.R BT601 接口采集 VSYNC 无效期间图像行继续传输的图像问题 51

4.2 如何处理 RK3368 ITU.R BT601 接口采集图像出现运动画面横向割裂的问题 51

5 ISP 相关..... 52

5.1 如何处理 PIC_SIZE_ERROR 问题 52

5.2 如何处理 DATA LOSS 问题 53

5.3 如何处理预览画面闪粉红色问题 54

5.4 如何处理预览画面绿屏问题 55

5.5 RK3326 MP 启动概率性影响已经启动的 SP 输出 55

5.6 特定分辨率输出图像出现短横线绿条纹问题 56

5.7 如何处理 RK3399 ISP1 收不到 TX1RX1 数据 57

6 IQ 相关 58

6.1 拍摄 RAW 图，RAW 图黑色区域出现异常白点 58

附录 A ISP10-MIPI ERROR 寄存器值表 1..... 60

附录 B ISP12-MIPI ERROR 寄存器值表 2..... 60

附录 B.1 ERR1：.....60

附录 B.2 ERR2：.....61

附录 C ISP2X-MIPI ERROR 寄存器值表 3 61

附录 C.1 ISP ERR_PHY 61
附录 C.2 ISP ERR_PACKET 62
附录 C.3 VICAP ERR2 62
附录 C.4 VICAP ERR1 62
附录 D ISP1X MIPI ERROR 寄存器基地址表 4 63
附录 E ISP1X MIPI DPHY STATUS 寄存器值表 5 63
附录 F ISP2X/VICAP MIPI DPHY STATUS 寄存器值表 6 64
附录 G MIPI DPHY STATUS 寄存器地址表 7 64

0 平台评估类

0.1 RK 平台支持的 HDR 类型

Multi exposure HDR	RK Platform support	CIS	产品应用
Sequential/Framebase HDR	RV1109/RV1126/Rk356x	OV4689	IPC/CVR
Staggered/DOL HDR	RV1109/RV1126/Rk356x	OS04A10 IMX464	IPC/CVR
DCG HDR	RV1109/RV1126/Rk356x	OS04A10 IMX585	IPC/CVR
SME HDR	Null	IMX378	消费类
BME HDR	Null	OV13850 IMX258	消费类
QBC HDR	Null	IMX586 S5KGM1 OV50C40 GC4C33	消费类
Lateral overflow HDR	Null	AR0821	IPC
Split-diode pixel HDR	Null	OV10640	CVR

0.2 RK 平台如何支持双摄帧同步


双摄像头连接到同一个 RK 主控，应用层希望获取到双摄像头同步的视频帧数据。对于该应用需求需要注意必须选型支持曝光同步的摄像头即可。

只要双摄硬件上支持曝光同步之后，主控平台 ISP 是否同时处理这 2 帧数据不是必要条件。，由于图像数据内容本身的同步是由摄像头曝光时刻同步决定，即图像数据内容记录的信息是同步的，单个 ISP 分时处理双摄数据没有关系。应用层根据帧号区分双摄同步的帧即可。其中双摄同步的硬件一般有以下 3 种方案：


OV 摄像头采用 FSIN 引脚，支持方案 1 和 2

Sony 摄像头采用 XVS/XHS 引脚，支持方案 1、2、3，但是需要根据具体型号区分,详询原厂。


方案 1：(sony: master-master mode**)**



方案 2：(sony: master-master(External signal sync) mode**)**



方案 3：(sony: slave-slave(External signal sync) mode**)**



1 Camera Sensor 相关

1.1 如何处理 Camera sensor i2c 不通问题

【现象】

软件提示 I2C NO ACK 异常

【分析】

【解决】

1.首先确认 Sensor 以下硬件输入是否符合 Spec:

- Sensor 电源:AVDD/DVDD/DOVDD
- Sensor 复位有效电平
- Sensor standby/power down 引脚有效电平
- I2C 上拉电平是否与 DOVDD 匹配
- sensor 输入参考时钟 mclk,频率/幅度

2.后续确认主控输出 I2C:

- 主控对应的 I2C 通道上是否能够测量 I2C 信号
- I2C 设备地址是否匹配
- I2C 信号质量是否符合要求,SCL 频率是否过高,尝试降低改善信号质量
- I2C 是否出现 Repeat start,某些 slave device 不支持该操作

1.2 如何处理，曝光调整过程中的闪烁问题(ov2710)

【现象】

对接 ov2710 时，当环境亮度变化剧烈过程中，曝光调节时低概率出现闪烁，但是不影响曝光的收敛，相对于其他 sensor，即最终曝光收敛的亮度以及速度没有明显区别，其他 sensor 不存在闪烁

【分析】

ISP 统计的图像亮度、设置给 ov2710 的曝光时间、曝光增益信息打印出来，仔细分析数据会发现闪烁基本出现在曝光时间与曝光增益的变化趋势不一样的时候，即 Fn+1 相对于 Fn 来说，曝光时间变大，但是曝光增益变小。

可以单独变化曝光时间或是曝光增益，确认 sensor 在第 N 帧刷新曝光时间寄存器，在 N+2 帧生效，Sensor 在第 N 帧刷新曝光增益寄存器，在 N+1 帧生效。

【解决】

RV1108: Linux SDK cifisp11 驱动
Sensor驱动中exposure_valid_frame定义当前Sensor的曝光时间、增益的生效时间，以场为单位计算； 参考文档《CIF_ISP11_Driver_User_Manual》 该SDK已经解决该问题，ae设置的曝光时间与曝光增益会根据生效时间的定义来间隔设置曝光时间与增益，从而保证曝光增益与曝光时间在同一帧生效；
RK 平台(除 RV1108 外)android-9.0 系统以及 Linux 系统：
camera_engine_rkisp v2.0.0 版本后解决该问题，具体配置方式参考《camera_engine_rkisp_user_manual》；
RK 平台(除 RV1108 外) android-8.1 以及之前的版本：
软件 SDK 未统一解决该问题，建议在 Sensor 驱动设置曝光函数：IsiExposureControlIss 中，设置曝光时间与曝光增益之间增加当前帧率对应的延时时间来解决问题；

1.3 如何处理 Sensor 镜像配置修改后导致偏色的问题

【现象】

配置 sensor mirror 或者 flip 导致在不同场景下出现偏色

【分析】

1. 配置 mirror 或者 flip 需要同步配置 black level 的寄存器(GC Sensor，Ex gc2375)；

2. 配置 mirror 之后，sensor 实际输出的 bayer order 出现变更，例如：BGGR –>GBRG

【解决】

1. 建议 GC 的 sensor 都按照宏来配置 mirror 的方式，方便客户修改而不引起异常。遇到不是宏配置的 driver，第一时间先查看寄存器配置是否正常。

如下是 GC2375 按照宏配置：

```
#define GC2375_MIRROR_NORMAL

#if defined(GC2375_MIRROR_NORMAL)
#define MIRROR 0xd4
#define STARTY 0x00
#define STARTX 0x02
#define BLK_Select1_H 0x00
#define BLK_Select1_L 0x3c
#define BLK_Select2_H 0x00
#define BLK_Select2_L 0x03

#elif defined(GC2375_MIRROR_H)
#define MIRROR 0xd5
#define STARTY 0x00
#define STARTX 0x06
#define BLK_Select1_H 0x00
#define BLK_Select1_L 0x3c
#define BLK_Select2_H 0x00
#define BLK_Select2_L 0x03

#elif defined(GC2375_MIRROR_V)
#define MIRROR 0xd6
#define STARTY 0x08
#define STARTX 0x02
#define BLK_Select1_H 0x3c
#define BLK_Select1_L 0x00
#define BLK_Select2_H 0xc0
#define BLK_Select2_L 0x00

#elif defined(GC2375_MIRROR_HV)
#define MIRROR 0xd7
#define STARTY 0x08
#define STARTX 0x06
#define BLK_Select1_H 0x3c
#define BLK_Select1_L 0x00
#define BLK_Select2_H 0xc0
#define BLK_Select2_L 0x00

#else
#define MIRROR 0xd4
#define STARTY 0x00
#define STARTX 0x02
#define BLK_Select1_H 0x00
#define BLK_Select1_L 0x3c
#define BLK_Select2_H 0x00
#define BLK_Select2_L 0x03

#endif
```

2. 修改 Sensor 驱动中的 bayer order，驱动中的 bayer order 信息决定了 ISP bayer order 配置；

RV1108: Linux SDK cifisp11 驱动
Sensor驱动中 struct ov_camera_module_config.frm_fmt.code 定义当前Sensor setting的bayer order，参考文档《CIF_ISP11_Driver_User_Manual》；
RK 平台(除 RV1108 外)android-9.0 系统以及 Linux 系统：
Sensor驱动中 IsiSensorCaps_t.BayerPatttern 定义当前 Sensor setting 的 bayer order，参考文档《RK_ISP10_Camera_User_Manual》；
RK 平台(除 RV1108 外) android-8.1 以及之前的版本：
参考文档《RKISP_Driver_User_Manual》 xxxx_enum_mbus_code 函数说明；

1.4 如何处理系统热重启情况下，Camera 概率性出现短时间的图像偏绿(imx274/imx317)

【现象】


IMX274/imx317，样机系统重启概率性出现图像绿屏（如下图），偏绿过十几分钟会慢慢消失；样机掉电重启测试，图像正常未复现。



【分析】

1. 直接采集 Camera sensor raw 图，系统热重启与掉电重启后采集的 raw 图，热重启的 raw 图在 demosaic 之后明显偏绿，因此判断 sensor 输出就有异常；

2.排查了硬件问题，发现该模组 rst\pd 脚并未采用 GPIO 控制，并且 Sensor DVDD 在热重启情况下没有掉电，DOVDD/AVDD 掉电；




【解决】

热重启情况，Sensor DVDD 掉电，问题得到解决；Camera sensor 在掉电情况下，建议 DOVDD/AVDD/DVDD 3 路电源需要共同掉电，避免出现个别电源未掉电的情况，同时也需要尽量保证上电时序要求；

1.5 如何处理 sensor 预览画面整体均匀偏红问题

【现象】

Sensor 预览画面出现整体均匀偏红问题，类似整个画面被蒙上一层淡淡的红色，但是色卡的各个色块的色调色相没有明显错误，如下图所示:



【分析】

该类问题一般是如下两类:

1. Sensor 输入数据实际黑电平与 ISP 后端黑电平校正存在偏差；

2. 为了减小传输数据的接口带宽，压缩位宽后进行传输，例如：A-Law 算法

以上 2 种问题，一般将摄像头完全遮黑采集 raw 图，实际测量的黑电平值与 ISP 设置黑电平值不一致来确认；

【解决】

1. Sony sensor 一般可以提供寄存器来设置其输出数据的黑电平值，On2，OV 等 sensor 内部集成黑电平校正，输出数据的黑电平值一般固定,建议实际拍 raw 图测量；

ON2： OB 8bit 是 10， 10bit 是 42， 10bit 是 168;

OV： 8bit 是[3,4];

Imx327：

Black Level Adjustment Function

The black level offset (offset variable range: 000h to 1FFh) can be added relative to the data in which the digital gain modulation was performed by the BLKLEVEL [8:0] register. When the BLKLEVEL setting is increased by 1 LSB, the black level is increased by 1 LSB.

Use with values shown below is recommended.
10-bit output: 03Ch (60d)
12-bit output: 0F0h (240d)

List of Black Level Adjustment Register

Register name	Register details (Chip ID = 02h)			Initial value	Setting value
	Register	Address ( ) : I^2C	bit		
BLKLEVEL [8:0]	BLKLEVEL [7:0]	0Ah (300Ah)	[7:0]	0F0h	000h to 1FFh
	BLKLEVEL [8]	0Bh (300Bh)	[0]		

2. Sensor data compressed function off，确保数据线性化；

AR0144:

COMPRESSION


AR0144 sensor can optionally compress 12–bit data to 10–bit using A–law compression. The compression is applied after the data pedestal has been added to the data. The A–law compression can be enabled by setting R0x31D0 to “1”.

The A–law compression can be enabled by setting R0x31D0 and R0x31AC. Setting R0x31D0 to ’1’ enables compression, and the bit depth (12bit or 10bit) is selected by R0x31AC.

1.6 如何处理 Sensor 输入参考时钟信号(MCLK)幅度异常问题

【现象】

测量到 MCLK 输出如图：结果只有 200mv 左右，或者有时直接没有



【分析】

MCLK 是由主控输出的，MCLK 输出异常可能原因：

1、CIF_CLKOUT 引脚复用是否配置正确；

2、硬件上 CIF_CLKOUT 对应的 IO 电源域未供电；

3. 硬件上 CIF_CLKOUT 对应的 IO 电源域与软件配置 IO-domain 不匹配；

【解决】


1. 按照平台数据手册，检测 CIF_CLKOUT 的 IOMUX；

2. 直接测量硬件上 CIF_CLKOUT 的 IO 电源供电情况；


3. 以下为各个平台配置 MCLK 的 IO-domain 方式：

RK3326：

CIF_CLKO_MO 对应的电源域如图：为 VCCIO3；




根据硬件连接情况配置成对应电源域：



此时配置成 1.8v 电源域；


```
55
56 &io_domains {
57         status = "okay";
58
59         vccio1-supply = <&vcc_3v0>;
60         vccio2-supply = <&vccio_sd>;
61         vccio3-supply = <&vcc1v8_dvp>;
62         vccio4-supply = <&vcc_3v0>;
63         vccio5-supply = <&vcc_3v0>;
64 };
```



此时配置成 2.8V 电源域；

```
539 &io_domains {
540         status = "okay";
541
542         vccio1-supply = <&vcc_3v0>;
543         vccio2-supply = <&vccio_sd>;
544         vccio3-supply = <&vcc2v8_dvp>;
545         vccio4-supply = <&vcc_3v0>;
546         vccio5-supply = <&vcc_3v0>;
```

RK3288 ：



在：./drivers/power/avs/rockchip-io-domain.c 中查找 DVPIO_VDD 对应在 dts 中的名称


如下：

```
372 static const struct rockchip_iodomain_soc_data soc_data_rk3288 = {
373     .grf_offset = 0x380,
374     .supply_names = {
375         "lcdc",     /* LCDC_VDD */
376         "dvp",      /* DVPIO_VDD */
377         "flash0",   /* FLASH0_VDD (emmc) */
378         "flash1",   /* FLASH1_VDD (sdio1) */
379         "wifi",     /* APIO3_VDD  (sdio0) */
380         "bb",       /* APIO5_VDD */
381         "audio",    /* APIO4_VDD */
382         "sdcard",   /* SDMMC0_VDD (sdmmc) */
383         "gpio30",   /* APIO1_VDD */
384         "gpio1830", /* APIO2_VDD */
385     },
386     .init = rk3288_iodomain_init,
387 };
```

dts 中添加如下的 DVPIO_VDD 电源域配置即可；

```
36
37 &io_domains {
38     status = "okay";
39
40     dvp-supply = <&vcc_18>;
41     sdcard-supply = <&vccio_sd>;
42     wifi-supply = <&vccio_wl>;
43 };
44
```

RK3399：



./drivers/power/avs/rockchip-io-domain.c 中查找 DVPIO_VDD 对应在 dts 中的名称如下：

```
459 static const struct rockchip_iodomain_soc_data soc_data_rk3399 = {
460     .grf_offset = 0xe640,
461     .supply_names = {
462         "bt656",        /* APIO2_VDD */
463         "audio",        /* APIO5_VDD */
464         "sdmmc",        /* SDMMC0_VDD */
465         "gpio1830",     /* APIO4_VDD */
466     },
467 };
468
```

若 APIO2_VDD 接 3.0V

```
524
525 &io_domains {
526     status = "okay";
527
528     bt656-supply = <&vcc_3v0>;      /* bt656_gpio2ab_ms */
529     audio-supply = <&vcca1v8_codec>;    /* audio_gpio3d4a_ms */
530     sdmmc-supply = <&vccio_sd>;     /* sdmmc_gpio4b_ms */
531     gpio1830-supply = <&vcc_3v0>;       /* gpio1833_gpio4cd_ms */
532 };
```

若 APIO2_VDD 接 1.8V 修改如下：

```
 &io_domains {
        status = "okay";
-       bt656-supply = <&vcc_3v0>;            /* bt656_gpio2ab_ms */
+        bt656-supply = <&vcc1v8_dvp>;          /* bt656_gpio2ab_ms */
        audio-supply = <&vcca1v8_codec>;       /* audio_gpio3d4a_ms */
        sdmmc-supply = <&vcc_sd>;             /* sdmmc_gpio4b_ms */
        gpio1830-supply = <&vcc_3v0>;          /* gpio1833_gpio4cd_ms */
```

1.7 如何处理 Global shutter sensor 出现曝光闪烁问题 (OV7251)

【现象】

测试 Sensor 为 ov7251，在 gain 为 2x、4x、8x 都易出现亮度突变帧，画面表现为突然闪烁了下；

【分析】

1、 按 1.2 如何处理，曝光调整过程中的闪烁问题(ov2710)分析，排除是否为 time、gain 不同步导致的问题，间隔切换两组 time、gain 乘积相等的数据，亮度保持不变，则可确认 time、gain 同步；

2、 确认 time、gain 同步后还是出现曝光闪烁的情况下，固定 time，按序递减 gain，抓 raw，确认 raw 图就出现亮度突变；


【解决】

确认问题是由 hts 设置过大引起的，global shutter sensor hts 设置过大会影响输出时序，导致异常现象。具体是否设置过大可以和 sensor 原厂的 FAE 沟通。Global shutter sensor 都应该注意 hts 的取值。

1.8 如何处理 HDR 模式下，低光高增益环境图像出现带状条纹 (IMX415)

【现象】

以 HDR 2 为例，测试发现在暗环境下，图像上方有一条带状条纹，图像轮廓完整，仅颜色存在差异，抓 raw 确认长短帧各存在一条颜色差异的带状条纹，长帧在帧头，短帧在帧尾，条纹宽度和短帧曝光行数相关，短帧曝光行越大，条纹越宽，测试发现 sensor 的 dvdd 存在规则性塌陷。



【分析】

初步分析 dvdd 塌陷会影响 sensor 内部 adc 的参考电平，从而影响读取到的像素值。进一步测试发现 dvdd 塌陷规律和 sensor mipi 输出变化同步，mipi 输出顺序先输出长帧，间隔一定行数（间隔行数和短帧曝光相关）后再输出短帧，输出分为 3 个阶段：


1.长帧单独输出阶段

2.长短帧同时输出阶段

3.短帧单独输出阶段

解决思路是处理 dvdd 塌陷的问题；

修改前 dvdd 电源：



【解决】


IMX415 模组 PCB 强烈建议严格按照 Sony 提供的推荐电路进行，主要是：

1、PCB 布局原则去耦电容靠近芯片引脚放置，电源线尽量粗，尽量短；


2、原理图的 VDDLPLL 需要跟其它 1.2V 电源用电感或者磁珠隔离，星型走线，其它路电源也最好串磁珠或者电感。

修改后 dvdd 电源 Core 和 VDDLPLL 用电感隔离，core 电源仍旧有较严重的台阶及纹波变化，VDDLPLL 电源改善明显；


Core 电源：




VDDLPLL 电源：



改善前的图像：



改善后的图像：



1.9 如何处理 HDR 模式下，上电概率性采集不到图像(SC2310)


【现象】

RV1126+SC2310，mipi clk continuous 模式，跑 HDR 出现概率性采不到图，采不到图的情况下，同时未报任何 CSI 协议错误以及 DPHY 错误。

【分析】

由于问题是在某些模组上概率性出现问题，通过对比正常采集与异常采集时的 MIPI 波形：

1).异常时 MIPI CLK lane、Data Lane 在 SOT 的 Ths-zero 阶段电平接近 500mv，而正常波形在 350mv 左右。 下图上部是 Clk lane clkp/clkn 单端波形，下部是 Data lane dn/dp 单端波形：



2). 正常采集图像的波形，在 LP11->LP01->LP00 的 LP01->LP00 过渡阶段，底部有明显毛刺现象。

异常采集图像的波形，未见该毛刺。



结合 MIPI DPHY Spec：

550 **Table 11 Procedure to Initiate High-Speed Clock Transmission**

TX Side	RX Side
Drives Stop state (LP-11)	Observes Stop state
Drives HS-Req state (LP-01) for time T_{LPX}	Observes transition from LP-11 to LP-01 on the Lines
Drives Bridge state (LP-00) for time $T_{CLK-PREPARE}$	Observes transition from LP-01 to LP-00 on the Lines. Enables Line Termination after time $T_{CLK-TERM-EN}$
Enables High-Speed driver and disables Low-Power drivers simultaneously. Drives HS-0 for a time $T_{CLK-ZERO}$.	Enables HS-RX and waits for timer $T_{CLK-SETTLE}$ to expire in order to neglect transition effects
	Receives HS-signal
Drives the High-Speed Clock signal for time period $T_{CLK-PRE}$ before any Data Lane starts up	Receives High-Speed Clock signal

LP01 是作为 HS-Req 信号，即 DPHY RX 端是根据接收到该信号来判断切换进入高速(HS)阶段的，RX 端会使能高速接收端，关闭低速接收端。这边必然引起 MIPI 总线上的负载变化。负载

的变化导致了第 2 点提到的毛刺，同时导致 LP00 阶段的电平变化。

由此怀疑 DPHY RX 在该阶段尚未处于一个准确状态，并且未能正确识别 SOT 信号，即 LP11->LP10->LP00.

3). 由于 CLK Lane continue 模式下，只会发送 1 个 SOT 信号，问题在第 1 个 SOT 阶段已经发生，所以需要再往前分析上电阶段至第 1 个 SOT 阶段的波形差异，

发现异常时上电波形，Clkp 与 Clkn 上电后会输出 LP10->LP00->LP11 波形，其中 LP00 阶段持续 4ms。

正常采集上电波形，同样输出以上波形，但是 LP00 持续时间缩短至 0.7ms 左右。

异常采集波形：



正常采集波形：



结合 DPHY Spec：




Figure 28 Clock Lane Module State Diagram

怀疑上电阶段的 LP10->LP00 波形导致 Clk lane 进入 ULPS 状态，其中 LP00 的时间长短影响到是否正确识别该信号。Clk lane 进入 ULPS 状态后，未有退出 LP10 信号，导致后续 SOT 信号无法被正常识别。

输出 1.8v 的电平，写初始化寄存器到 sensor 后会掉下去。通过调整 sensor 初始化的位置，确认再 phy 初始化后，如果存在 1.8v 的电平及特定时序，会导致 LP 状态无法正确识别。Sensor 原厂解释 mipi 和 dvp 管脚存在复用,且 sensor 上电默认是 dvp 模式。

【解决】

1.分析阶段第 3 点的波形，原厂解释由于该CIS由于DVP与MIPI管脚复用，上电复位阶段电平不可控导致，无法规避该波形输出。

2.采用以下方式规避：

1).在上电后配置sensor的寄存器，将管脚从dvp状态切到mipi状态；

2).然后初始化DPHY RX，规避CIS上电阶段这段异常波形。

1.10 如何处理场景亮度变化图像出现横块浅色灰阶条纹(SC8220)

【现象】

图像有如下条纹状异常，条纹出现的位置随机跳动，无规律。



【分析】

1. 采集 raw 图，确认 raw 上就有条纹，说明和 sensor 相关。

2. 调试过程发现条纹基本出现在曝光调整的时候，怀疑和写曝光、增益相关，由于 sc8220 增益相关的寄存器较多，从而联想多个寄存器分别写进去，可能影响时序；所以尝试增加 group hold，实验证明增加 group hold 后，gain 相关的寄存器在同一时刻生效，能有效解决这种随机条纹的问题。

【解决】

增加 group hold 操作，让寄存器在同一时刻生效。在 sensor 驱动操作 exposure、gain 时，如果存在多个寄存器操作，最好使用 group hold，能有效避免一些 sensor 异常。

1.11 如何处理正对太阳等高亮度场景时出现的画面纵向黑色条纹问题(SC410AI)

【现象】

摄像头正对太阳等高亮度场景时，过曝区概率性出现纵向黑色条纹。





【分析】

请联系 SmartSense 原厂

【解决】

请联系 SmartSense 原厂

2 MIPI 相关

【重要概念】：

文档名称	描述
mipi_D-PHY_specification	MIPI D-PHY 标准文档
mipi_CSI-2_specification	MIPI CSI-2 接口标准文档

mipi_D-PHY_specification 文档必须掌握知识点：

1. Lane States and Line Levels
2. High-Speed Data Transmission
3. Excape mode
4. High-Speed Clock Transmission
5. Global Operation Timing Parameters
6. Global Operation Flow Diagram
7. Fault Detection

mipi_CSI-2_specification 文档必须掌握知识点：

1. Physical Layer
2. Multi-Lane Distribution and Merging
3. Low Level Protocol
4. Data Formats

2.1 MIPI 接口错误分类以及推荐处理顺序

【现象】

Camera MIPI 问题可能导致

1. Camera 图像出现花屏异常或是接收不到数据；
2. 提示 ISP Picture size error 或是 Data loss；
3. 驱动直接提示 MIPI 错误；

【分析】

MIPI 数据的通路：

MIPI DPHY → MIPI CSI Contoller → VICAP/ISP Controller，错误也分为这几类。其中 DPHY 与 CSI 错误在标准中都有定义，VICAP/ISP Controller 错误是 RK 平台自定义的。

《mipi_CSI-2_specification_v2-0》：

"Annex C CSI-2 Recommended Receiver Error Behavior"章节， P171

《mipi_D-PHY_specification_v2-1》：

" 7.2 Sequence Error Detection" 章节，P82

如下表：

D-PHY Level Error
ErrSotHS / ErrSotSyncHS：定义参见如何处理 SOT/SOT-Sync 错误
ErrEot / ErrEotSyncHS：*The EoT Sync Error is indicated when the last bit of a transmission does not match a byte boundary. This error can only be indicated in case of EoT processing on detection of LP-11.*
Escape Mode Entry Command Error：*If the receiving Lane Module does not recognize the received Entry Command for Escape mode an Escape mode Entry Command Error is indicated.*
LP Transmission Sync Error：*At the end of a Low-Power Data transmission procedure, if data is not synchronized to a Byte boundary an Escape Sync Error signal is indicated.* *（RK 平台暂不支持）*
False Control Error：定义参见如何处理 False Control Error

CSI-2 Packet Level Error
ErrEccDouble / ErrEccCorrected / ErrEccNoError / ErrorCrc：定义参见如何处理 Checksum/ECC1/ECC2 错误
ErrID：*Asserted when a Packet Header is decoded with an unrecognized or unimplemented data ID*

CSI-2 Protocol Level Error
ErrFrameSync: *Asserted when a Frame End (FE) is not paired with a Frame Start (FS) on the same virtual channel. An ErrSotSyncHS should also generate this error signal.*
ErrFrameData*: Asserted after a FE when the data payload received between FS and FE contains errors.*

CSI-2 Controller Error
ErrCsiFifoOverflow：参考”如何处理CsiFifoOverFlow”

VICAP / ISP Contoller 的错误

VICAP / ISP Receiver Level Error
ErrPicSize：控制器采集到的图像数据量与设置分辨率需求不符，参考”如何处理PIC_SIZE_ERROR“
ErrDataLoss：参考”如何处理Data loss问题“
ErrViFifoOverflow：

【解决】

1. 各平台根据以下打印信息，以及寄存器值表可以定位 MIPI 接口错误类型

RK 平台(RV1126/RV1109/RK356X) android-11.0 系统以及 Linux 系统：
D-PHY Level Error：
"ERR1: start of transmission error(no synchronization achieved), reg: 0x%x,cnt:%d\n"
"ERR2: start of transmission error(synchronization can still be achieved), reg: 0x%x\n"
"ERR2: escape entry error(ULPM), reg: 0x%x\n"
"MIPI error: phy: 0x%08x\n"
CSI-2 Packet Level Error：
"ERR1: at least one crc error, reg: 0x%x\n,cnt:%d"
"ERR1: crc errors, reg: 0x%x, cnt:%d\n"
"ERR2: header error detected and corrected, reg: 0x%x\n"

"MIPI error: packet: 0x%08x\n"
CSI-2 Protocol Level Error：
"ERR1: error matching frame start with frame end, reg: 0x%x,cnt:%d\n"
"ERR1: incorrect frame sequence detected, reg: 0x%x,cnt:%d\n"
"ERR2: unrecognized or unimplemented data type detected, reg: 0x%x\n"
"ERR2: receiv error code, reg: 0x%x\n" (MIPI CPHY Only)
CSI-2 Controller Error：
No support
VICAP / ISP Receiver Level Error
"MIPI error: size: 0x%08x\n"：
"MIPI error: overflow: 0x%08x\n"：

ERR1/ERR2 打印信息寄存器值参考 ISP2x-MIPI Error 寄存器值表 3 VICAP Err1/Err2

MIPI error: phy: 打印信息寄存器值参考 ISP2x-MIPI Error 寄存器值表 3 ISP Err Phy

MIPI error: packet：打印信息寄存器值参考 ISP2x-MIPI Error 寄存器值表 3 ISP Err packet

RV1108: Linux SDK cifisp11 驱动
D-PHY Level Error：
"CIF_MIPI_ERR_DPHY: 0x….",
CSI-2 Packet Level Error：
CSI-2 Protocol Level Error：
CSI-2 Controller Error：
"CIF_MIPI_ERR_CSI: 0x….";
RK 平台(RK3288/RK3399/RK336X)android-9.0 以上系统以及 Linux 系统：
驱动直接打印以下错误信息：
D-PHY Level Error：
CSI-2 Packet Level Error：
CSI-2 Protocol Level Error：
CSI-2 Controller Error：
"MIPI mis error: 0x%08x\n"
RK 平台(除 RV1108/RV1126/RV1109/RK356X 外) android-8.1 以及之前的版本：
Android logcat 信息提示:
VICAP / ISP Receive Level Error
"pic err first,g_ispFrameNum == %d"

“data loss first,g_ispFrameNum == %d ” 以上 2 个错误并未直接指向 MIPI，建议采用 io 命令查看 MIPI 错误寄存器值，寄存器基地址参考 ISP1x MIPI Error 寄存器基地址表 4

以上平台 mipi 错误寄存器值参考 ISP10-MIPI Error 寄存器值表 1。

RK 平台(RK3326/RK1808)android-9.0 系统以及 Linux 系统：
驱动直接打印以下错误信息： ***D-PHY Level Error：*** ***CSI-2 Packet Level Error：*** ***CSI-2 Protocol Level Error：*** *“MIPI error: err1:0x ”* *“MIPI error: err2:0x ”* ***CSI-2 Controller Error：*** *No support*

以上平台 mipi 错误寄存器值参考 ISP12-MIPI Error 寄存器值表 2。

2. 按照以上归类关系，建议问题解决顺序如下：

- *D-PHY Level Error*
- *CSI-2 Controller Error：ErrCsiFifoOverflow*
- *CSI-2 Packet Level Error：*
- *CSI-2 Protocol Level Error：*
- *VICAP / ISP Receive Level Error：ErrPicSize/DataLoss/ErrViFifoOverflow*

3. 根据具体的报错类型具体分析问题，查找该文档后续具体问题描述；如果 MIPI 模块未检测出任何错误，参考如何处理 MIPI 没有接收到任何数据也未提示出错。

2.2 如何处理 MIPI 采集不到数据且未提示出错

【现象】

Camera 模组 I2C 通讯正常，I2C 控制 Camera 模组输出 mipi 数据流，主控端 MIPI 没有提示任何错误，同时数据采集控制器(VICAP/ISP)提示未采集到数据。

【分析】

Camera 正常传输图像像素数据是工作在高速传输模式下。建议根据 **MIPI DPHY Status** 寄存器可以提示 DPHY 是否进入正常高速(Hs)状态采集高速(Hs)数据。

MIPI DPHY Status 寄存器基地址表

RV1126/RV1109/RK356X 平台参考：ISP2x/VICAP MIPI DPHY Status 寄存器值表

其他平台参考：ISP1x MIPI DPHY Status 寄存器值表

MIPI 高速传输阶段各状态位状态解析：

StopstateData: 1 代表对应 Data Lane 处于 LP11 stopstate 状态。高速传输时，每个 MIPI 数据包都包含 LP11 stopstate 与高速传输(Hs)阶段。所以正常传输阶段，定时查询该状态应该是 0/1 之间交替变化。

RxClkActiveHS: 1 代表 Clk Lane 接收到有效高速时钟信号。

Clk lane continue 模式时，该状态固定为 1。

Clk lane not continue 模式下，该状态与 StopstateData 表现一样，0/1 之间交替变化。但是基本与 StopstateData 状态相反，即 StopstateData==1 时，RxClkActiveHS==0。

StopstateClk: 1 代表 clk lane 处于 LP11 stopstate 状态。

Clk lane continue 模式时，该状态固定为 0。

Clk lane not continue 模式下，该状态与 StopstateData 表现一样，0/1 之间交替变化。StopstateClk 状态变化基本与 StopstateData 一致。即 StopstateData==1 时，StopstateClk==1。

UlpsActiveNotClk: 0 代表 clk lane 进入 ULPS 状态，1 代表 clk lane 未进入 ULPS 状态。高速传输阶段为 1。

RxUlpsExc: 0 代表 data lane 未进入 ULPS 状态。 1 代表 data lane 进入 ULPS 状态。高速传

输阶段为 0。

【解决】

1. Camera MIPI 数据持续输出情况下，首先检查 RxClkActiveHS 是否为 1？如果为 0，建议继续第 2 步检查。如果为 1，建议进行第 3 步检查。

2. 示波器检查主控端 Clk lane 上是否有高速时钟信号，并且确认 Clk lane 是运行在何种模式下的，continues mode 或是 no continues mode。

2.1 确认硬件无时钟信号的话，建议检查：

- CIS 驱动是否正常 Stream on?
- Camera 模组 Clk lane 至主控端的硬件连接是否正常？
- 主控端 DPHY 电源是否正常？

2.2 确认硬件高速时钟正常的话，建议检查：

➢ 如果处于 continues mode，检查 StopstateClk 信号此时应该是固定为 0。目前有以下怀疑：

✓ UlpsActiveNotClk 该信号为 0，提示主控端 Clk lane 进入 ULPS 状态，此时需要完整排查上电至高速时钟输出时刻的所有 Clk lane 波形。检查是否有异常波形导致 Clk lane 进入 ULPS 状态。正常进入 ULPS 状态的序列为：LP11->LP10->LP00. 关键信号为 LP10(Lp-Rqst)。

✓ UlpsActiveNotClk 该信号为 1，提示主控端 Clk lane 未进入 ULPS 状态，此时需要完整排查上电至高速时钟输出时刻的所有 Clk lane 波形。确认 Clk lane 起始 SOT 序列(LP11->LP01->LP00->Hs-0)是否有正常发送？

◆检查 Clk lane SOT 序列是否符合 DPHY Spec，以及主控端 Tclk-settle 参考 2.3 如何处理 SOT/SOT-Sync 与 2.4 如何计算 Ths-settle 章节；

◆符合 Spec 情况下，有可能出现 TX 端 SOT 序列早于主控 RX 端 DPHY 初始化时刻，即 RX DPHY 未接收到该 SOT 序列。建议：

✧Camera clock lane 由 continue 模式切换到 no continues；

✧无法切换的情况下，确保主控端 RX DPHY 初始化完成后输出 MIPI Clk lane SOT 信号。

➢ 如果处于 no continue 模式，检查 StopstateClk 信号是否出现 0/1 交替变化。

✓ 如果没有，建议回到 *2.1* 检查硬件情况。同时需要关注信号电平是否符合 DPHY Spec。

✓ 如果有出现变化，建议回到 *2.2.1.2.1* 检查 clk SOT。

3. 检查 StopstateData 信号，硬件实际使用对应的 Lane 的 bit 是否都有出现 0/1 变化。

3.1 如果某些 lane 不会变化，建议检查：

- 示波器检查该 lane 信号是否符合 DPHY Spec，特别是电压幅度。
- 主控端 RX DPHY 该 lane 是否有信号输入

3.2 如果所有硬件连接 lane 都会出现变化，建议检查 Data lane SOT 序列是否符合 DPHY Spec,以及主控端 Ths-settle 参考 2.3 如何处理 SOT/SOT-Sync 与 2.4 如何计算 Ths-settle 章节；

2.3 如何处理 *D-PHY Level Error：ErrSotHS / ErrSotSyncHS* 错误

【现象】

MIPI 错误寄存器确认 *D-PHY Level Error：ErrSotHS / ErrSotSyncHS*

【分析】

根据 mipi_D-PHY_specification 中介绍的 SOT、SOT Sync 时序定义以及错误检查机制判断分析，建议重点参考：

High-Speed Data Transmission：

Start-of-Transmission Sequence

HS Data Transmission Burst

High-Speed Clock Transmission

Global Operation Timing Parameters

【解决】

1.根据 Global Operation Timing Parameters 要求，DPHY RX 在 SOT 阶段必须满足：

$T_{HS-PREPARE}$	Time that the transmitter drives the Data Lane LP-00 Line state immediately before the HS-0 Line state starting the HS transmission	40 ns + 4*UI		85 ns + 6*UI	ns	5
$T_{HS-PREPARE}$ + $T_{HS-ZERO}$	$T_{HS-PREPARE}$ + time that the transmitter drives the HS-0 state prior to transmitting the Sync sequence.	145 ns + 10*UI			ns	5

$T_{HS-SETTLE}$	Time interval during which the HS receiver shall ignore any Data Lane HS transitions, starting from the beginning of $T_{HS-PREPARE}$. The HS receiver shall ignore any Data Lane transitions before the minimum value, and the HS receiver shall respond to any Data Lane transitions after the maximum value.	85 ns + 6*UI		145 ns + 10*UI	ns	6


T_{LPX}	Transmitted length of any Low-Power state period	50			ns	4, 5

$T_{CLK-PRE}$	Time that the HS clock shall be driven by the transmitter prior to any associated Data Lane beginning the transition from LP to HS mode.	8			UI	5
$T_{CLK-PREPARE}$	Time that the transmitter drives the Clock Lane LP-00 Line state immediately before the HS-0 Line state starting the HS transmission.	38		95	ns	5
$T_{CLK-SETTLE}$	Time interval during which the HS receiver should ignore any Clock Lane HS transitions, starting from the beginning of $T_{CLK-PREPARE}$.	95		300	ns	6, 7

- Ths-settle > Ths-prepare
- Ths-settle < Ths-prepare + Ths-zero
- Tclk-settle > Tclk-prepare

2.以上时序满足的情况下，建议需要检查：

• Inserts the HS Sync-Sequence ‘00011101’ beginning on a rising Clock edge



2.4 如何计算 Ths-settle

【现象】

【分析】

Ths-settle由DPHY配置决定，目前RK3399/RK3288 采用同一款DPHY，简称DPHY-S，RK3368/RV1108/RK3326/RK1808 参考DPHY-I表格

【解决】

DPHY-I：

MIPI bitrate	Reg	Ths-settle
80-110Mbps	4b'0000	8*UI
110-150 Mbps	4b'0001	12*UI
150-200 Mbps	4b'0010	18*UI
200-250 Mbps	4b'0011	20*UI
250-300 Mbps	4b'0100	26*UI
300-400 Mbps	4b'0101	34*UI
400-500 Mbps	4b'0110	46*UI
500-600 Mbps	4b'0111	56*UI
600-700 Mbps	4b'1000	66*UI
700-800 Mbps	4b'1001	70*UI
800-1000 Mbps	4b'1010	88*UI
1.1Gbps	4b'1011	108*UI
1.25Gbps	4b'1100	128*UI
1.35Gbps	4b'1101	148*UI
1.5Gbps	4b'1110	188*UI

DPHY-S：

MIPI bitrate	Hsfreqrange[3:0]	Ths-settle
80-110Mbps	4b'0000	4 received_DDR_clock
110-150 Mbps	4b'0001	6received_DDR_clock
150-200 Mbps	4b'0010	9received_DDR_clock
200-250 Mbps	4b'0011	10received_DDR_clock
250-300 Mbps	4b'0100	13received_DDR_clock
300-400 Mbps	4b'0101	17received_DDR_clock
400-500 Mbps	4b'0110	23received_DDR_clock

500-600 Mbps	4b'0111	28received_DDR_clock
600-700 Mbps	4b'1000	33received_DDR_clock
700-900 Mbps	4b'1001	38received_DDR_clock
900-1100 Mbps	4b'1010	52received_DDR_clock
1.1-1.3Gbps	4b'1011	62received_DDR_clock
1.3-1.5Gbps	4b'1100	63received_DDR_clock

RV1108: Linux SDK cifisp11 驱动
Sensor 驱动中 PLTFRM_CAM_ITF_MIPI_CFG(v, nb, br, mk)宏的 bitrate 定义了当前 sensor 驱动 setting 的 mipi bitrate，即对应上表中的 mipi bitrate，ISP driver 会根据该 bitrate 设置匹配的 Ths-settle；参考《CIF_ISP11_Driver_User_Manual》
RK 平台(除 RV1108 外)android-9.0 系统以及 Linux 系统：
Sensor 驱动中 V4L2_CID_LINK_FREQ 对应的 link_freq_menu_items 定义当前 sensor 驱动 setting 的 mipi bitrate，参考文档《RKISP_Driver_User_Manual》 RV1126/RV1109/RK356X 参考文档《Rockchip_Driver_Guide_VI_CN》，CIS 驱动 / CIS 驱动说明 / 驱动移植步骤章节
RK 平台(除 RV1108 外) android-8.1 以及之前的版本：
Sensor 驱动中 IsiSensorMipiInfo.ulMipiFreq 定义当前 sensor 驱动 setting 的 mipi bitrate，参考《RK_ISP10_Camera_User_Manual》；

2.5 如何处理 *CSI-2 Controller Error: CsiFifoOverflow* 问题


【现象】

MIPI 错误寄存器提示 *CSI-2 Controller Error:CsiFifoOverflow*

【分析】

CsiFifoOverflow 的触发机制：isp 吞吐率与 mipi 速率不匹配，导致 csi data lane 的输入缓冲 FIFO 溢出。

注意：CsiFifoOverflow 该错误检测机制目前仅有以下平台支持：RK3288/RK3368/RK3399



【解决】

1.该错误属于CSI2 Controller错误，先确认是否有报DPHY级错误，如果有，优先处理DPHY级别的错误；

2.如果没有DPHY级错误，CsiFifoOverflow优先考虑isp吞吐率与mipi速率匹配问题，按照如下公式计算，以下公式按照保守计算：

*isp clock(Hz) * 80% > (mipi bitrate * mipi lanes) / 12*

3.isp吞吐率满足的情况下，并且存在多lane传输的话，建议优先检查CIS MIPI信号多个lane之间数据信号传输到SOC MIPI DPHY端时延同步是否符合Spec，不符合的情况下，会导致CsiFifoOverflow、Checksum/ECC1/ECC2 错误；

4.该级错误会导致isp后级的PIC_SIZE_ERROR,Data loss问题，但是Data loss问题也会反馈至前级导致sync fifo overflow，建议按照data loss问题排查；


2.6 如何处理 *CSI-2 Packet Level Error: ErrEccDouble/ErrEccCorrected/ ErrorCrc* 错误


【现象】

MIPI 错误寄存器提示 *CSI-2 Packet Level Error ： ErrEccDouble/ErrEccCorrected/ ErrorCrc*

【分析】

根据 mipi_CSI-2_specification 说明，每个 mipi hs packge 包含 Checksum/ECC1/ECC2，其中 ECC1/ECC2 校验针对 PH，Checksum 针对的是 package data；





【解决】

1. 首先建议确认主控 DPHY MIPI lane 与 CIS MIPI lane 是否匹配：

   1). 主控 MIPI DPHY 配置使能的 Lane 数目与实际 CIS MIPI Lane 数目一致。

   2). 硬件连接上，CIS MIPI data lane 与主控 MIPI DPHY 对应的 data lane 对应连

接，例如：CIS MIPI data lane0 ——> SOC MIPI DPHY data lane0

2.如果仅仅出现CS、ECC1 错误，由于ECC1 是可纠正错误，所以MIPI PH数据依旧可靠，只是数据包payload出现数据错误，问题表现例如花屏，异常条纹闪现等，但是不应该会导致后续的PIC_SIZE_ERROR,建议硬件排查MIPI信号质量；

3.如果出现ECC2 错误，那么PH数据就是不可靠的，那么PIC_SIZE_ERROR, Data loss错误都有可能被触发，建议依旧是排查MIPI信号质量；

2.7 如何处理 *D-PHY Level Error*：False Control Error

【现象】

MIPI 错误寄存器提示 False control error 错误

【分析】

mipi_D-PHY_specification 中对该错误有明确的定义：

If a LP-Rqst (LP-10) is not followed by the remainder of a valid Escape or Turnaround sequence, a False Control Error is indicated. This error is also indicated if a HS-Rqst (LP-01) is not correctly followed by a Bridge State (LP-00).

其中：

High-Speed Data Transmission request (LP-11, LP-01, LP-00)；

Escape mode request (LP-11, LP-10, LP-00, LP-01, LP-00)；

Turnaround request (LP-11, LP-10, LP-00, LP-10, LP-00)

如下图：



红色： false control 中断拉高的gpio信号；
蓝色/绿色： mipi dn/dp信号；
黄色： AVDD信号

可以明显看出上电的时候，sensor mipi data dn/dp 信号出现了 LP11 -> LP00 -> LP11，这会被判断成 false control 错误。

【解决】

1.确认Data lane的Dn、Dp信号线是否有接反；如果Dn、Dp接反，那么LP-01 就会被识别成LP-10，这样High-Speed Data Transmission request (LP-11, LP-01, LP-00, HS-0)就会被识别成LP-11,LP-10,LP00,HS-0，这样就会被识别成False control error；

2.使用示波器检查波形，针对LP-01、LP-10、LP00 检查是否符合High-Speed Data Transmission request、Escape mode request、Turnaround request

3. false control error被识别后，由于DPHY必须检测到下一个正常波形才会撤销该错误信号，所以很可能会导致频繁中断，疑似系统卡死，建议redmine联系RK工程师处理；

2.8 如何处理 *CSI-2 Protocol Level Error :ErrFrameSync*


【现象】


MIPI 错误寄存器提示 *CSI-2 Protocol Level Error :ErrFrameSync* 错误

【分析】

按照MIPI Spec定义，每个虚拟通道传输数据时，每图像行数据是采用一个完整MIPI长包来进行传输的，即一个MIPI长包就是一图像行的数据。整帧图像由若干行数据组成，MIPI 短包 FS(Frame Start) 与 FE(Frame End)是用来区分帧起始与帧结尾。下图是HDR CIS MIPI传输的示意图。

ErrFrameSync错误提示的出现FS/FE不配对的情况，例如：FS FE FE, 或是 FS FS FE





【解决】

1. FS/FE 的输出时序依赖于CIS内部像素数据输出时序，像素数据的输出时序与CIS 曝光时间紧密相关，曝光时间在CIS不同模式下往往有不同的限制条件，不满足限制条件往往导致CIS内部时序错误，导致该类错误。

CIS 线性模式：

设置曝光行 > 最小曝光行

设置曝光行 < VTS – n (CIS型号具体确定n)

CIS HDR模式：限制条件较为复杂,建议详细参考CIS Datasheet. 例如:下图为imx347曝光行在HDR模式下的限制条件:

Items	Symbol	Setting Register	Setting value / Condition
Frame Set Count	FSC	VMAX	VMAX × 4 and 6n (n = 0, 1, 2 ...)
Shutter timing of SEF1	SHR1	SHR1	3n+1(n = 0, 1, 2 ...) and 13 ≤ SHR1 ≤ (RHS1 – 3)
Readout timing of SEF1	RHS1	RHS1	6n+1 (n = 0, 1, 2 ...) and (SHR1 + 3) ≤ RHS1 ≤ (SHR2 – 13) and RHS1 < (BRL × 3)

3. DVP 并口相关(ITU.R BT601/656/1120)

3.1 如何处理 RV1108 ITU.R BT656 10/12bit bayer raw 接口能够正常接收数据，图像中出现高亮物体时概率性出现横条红色异常

【现象】

Imx323 DVP 接口 ITU.R BT656 方式输入 10/12bit bayer raw 数据,使用 ISP 采集图像能够正常采集,但是图像出现局部高亮区域时,概率性出现横向红色异常;

【分析】

【解决】

1.imx323 支持硬件输出 debug 用硬件行场信号,建议采用 BT601 接口方式进行采集;

2. RV1108/RK3399/RK3288/RK3368 平台建议采用以上方式,RK3326/RK1808 可以忽略该问题;

3.2 如何处理并口 ITU.R BT601 采集 YUV 8bit 数据，整体画面蒙上一层淡绿色

【现象】

并口 ITU.R BT601 方式输入 8bit YUV422,CIF 控制器采集数据基本正常,图像灰度部分看起来正常,能够看清楚物体的形状以及灰度变化,但是整个画面颜色异常,整体蒙上一层淡绿色.

【分析】

直接分析采集到的数据,可以发现数据的高位不变

【解决】

1.摄像头输出的数据, 即整个数据往右偏移了某个位数, 低位丢失,高位被移到低位,建议检查摄像头并口数据位连接顺序是否与主控并口 YUV 8bit 采集顺序匹配.下图列出目前芯片并口采集数据的 IO 示意图:

芯片	控制器	数据位宽	DVP IO	注释
RK3288/RK3368/RV1108	CIF	8bit	cif_d2:cif_d9	YUV and Raw support
		10bit	cif_d0:cif_d9	Only RAW support
		12bit	cif_d0:cif_d11	Only RAW support
	ISP	8bit	cif_d4:cif_d11	YUV and Raw support
		10bit	cif_d2:cif_d11	YUV and Raw support
		12bit	cif_d0:cif_d11	YUV and Raw support
RK3288W	CIF	8bit	cif_d2:cif_d9	YUV and Raw support
		10bit	cif_d0:cif_d9	Only RAW support
		12bit	cif_d0:cif_d11	Only RAW support
	ISP	8bit	cif_d4:cif_d11(grf_soc_con16[15]=0) cif_d2:cif_d9(grf_soc_con16[15]=1)	YUV and Raw support
		10bit	cif_d2:cif_d11(grf_soc_con16[15]=0) cif_d0:cif_d9(grf_soc_con16[15]=1)	YUV and Raw support
		12bit	cif_d0:cif_d11(grf_soc_con16[15]=0)	YUV and Raw support
RK3399	ISP	8bit	cif_d0:cif_d7	YUV and Raw support
RK3326	CIF	8bit	cif_d2:cif_d9	YUV and Raw support
		10bit	cif_d0:cif_d9	Only RAW support
		12bit	cif_d0:cif_d11	Only RAW support
	ISP	8bit	cif_d2:cif_d9	YUV and Raw support
		10bit	cif_d0:cif_d9	YUV and Raw support
		12bit	cif_d0:cif_d11	YUV and Raw support

3.3 如何处理并口 ITU.R BT601 采集 10bit bayer raw 数据，高亮物体出现偏红色等异常

【现象】

并口 ITU.R BT601 方式输入 10bit bayer rgb 数据,采集数据在非过曝区域颜色基本正常,高亮过曝区域显示不是白色过曝,而是显示偏红色异常

【分析】

【解决】


参考如何处理并口 ITU.R BT601 采集 YUV 8bit 数据，整体画面蒙上一层淡绿色

4 CIF 控制器相关

4.1 如何处理 RK3188/PX3 ITU.R BT601 接口采集 VSYNC 无效期间图像行继续传输的图像问题

【现象】

RK3188/PX3 平台 CIF 控制器对于该类图像信号时会出现图像分层问题，即图像上半部或是左半部可能前一帧的数据，信号如下：



【分析】

【解决】

该问题已经解决，建议直接 redmine 联系 RK ISP 部工程师；

4.2 如何处理 RK3368 ITU.R BT601 接口采集图像出现运动画面横向割裂的问题

【现象】

RK3368 平台 CIF 控制器采集 ITU.R BT601 接口图像时，图像静止时疑似正常，但是画面移动时可以发现图像出现横向割裂

【分析】

【解决】

该问题已经解决，建议直接 redmine 联系 RK ISP 部工程师；

5 ISP 相关

5.1 如何处理 PIC_SIZE_ERROR 问题

【现象】

ISP 硬件明确提示 PIC_SIZE_ERROR;

RV1108: Linux SDK cifisp11 驱动
驱动打印如下信息："CIF_ISP_PIC_SIZE_ERROR (0x%08x)"
RK 平台(除 RV1108 外)android-9.0 系统以及 Linux 系统：
驱动打印如下信息："CIF_ISP_PIC_SIZE_ERROR (0x%08x)"
RK 平台(除 RV1108 外) android-8.1 以及之前的版本：
Android logcat 信息提示：“pic err first,g_ispFrameNum == %d”

【分析】

【解决】

1.MIPI Camera 确认 MIPI DPHY 报错问题，如果报错，优先按照 MIPI DPHY 问题处理;

2. CIF_ISP_PIC_SIZE_ERROR 打印的 ISP_ERR 寄存器记录此次 PIC_SIZE_ERROR 触发的 ISP 子模块，其中 bit0：inform 模块;

3.根据以下表格排查各个模块分辨率设置：

错误类型	触发条件
inform	Isp 采集图像分辨率 <= Sensor 输出图像分辨率

4.确保输入接口、输入分辨率都满足要求的情况下，PIC_SIZE_ERROR 可以怀疑后级输出受限导致前级的异常，建议排查手段参考如何处理 Data loss 问题。

5.2 如何处理 Data loss 问题

【现象】

硬件明确提示 data loss 异常

RV1108: Linux SDK cifisp11 驱动
驱动打印如下信息："CIF_ISP_DATA_LOSS"
RK 平台(除 RV1108 外)android-9.0 系统以及 Linux 系统：
驱动打印如下信息："CIF_ISP_DATA_LOSS"
RK 平台(除 RV1108 外) android-8.1 以及之前的版本：
Android logcat 信息提示：“data loss first,g_ispFrameNum == %d”

【分析】

data loss 触发机制:ISP 内部 latency fifo 溢出导致 data loss 异常;

【解决】

1.MIPI Camera 检查是否发生 MIPI DPHY 报错问题，如果报错，优先按照 MIPI DPHY 问题处理;

2.检查是否发生 PIC_SIZE_ERROR 问题，如果有，优先按照 PIC_SIZE_ERROR 问题处理;

3.MI_STATUS 寄存器详细记录 MI 内部 FIFO 溢出情况,如果出现溢出情况,初步怀疑 axi 输出速率不满足要求,该级 FIFO 溢出会反馈回前级导致 data loss 被触发，建议:

- DDR 频率是否足够,尝试提高 DDR 频率;
- DDR 是否在 ISP 输出数据过程中存在变频;
- 尝试提高 isp axi master 优先级至最高,其他 master 优先级降低;

```
vio1_isp_w0 {
    reg = <0xffad0100 0x20>;
    rockchip,priority = <3 3>;
};
vio1_isp_w1 {
    reg = <0xffad0180 0x20>;
    rockchip,priority = <3 3>;
};
```


- 尝试增加 Sensor H-blanking 时间；

以上步骤都无效之后，建议 redmine 联系 RK ISP 部工程师；

5.3 如何处理预览画面闪粉红色问题

【现象】

预览画面闪一下粉红色，粉红色区域为矩形区域，即整幅图像中有连续几行图像成粉红色，区域大小以及位置不固定。



【分析】

【解决】

参考如何处理 Data loss 问题。

5.4 如何处理预览画面绿屏问题

【现象】

RK 平台(除 RV1108 外) android-8.1 以及之前的版本：

1. 一直打印如下 log，画面绿屏，且进入退出也无法再恢复：

W/CameraHal_Marvin: CAMERIC-MI-IRQ: pBuf: 0xb867a3f8(base:0x105fe000) not filled , so reused!!

2. 相机工作约 9 个小时，期间数次关闭再开启，在某次开启后出现异常后无法再次开启相机

以上两种情况一般在 camera 拷机过程中出现，且出现后无法恢复，只能杀掉 cameraserver 进程，或者重启机器恢复。

【分析】

【解决】

该问题只有在 RK 平台(除 RV1108 外) android-8.1 以及之前的版本可能出现，并且该已经解决，建议确认 kernel-3.10 以下驱动代码的版本号，v0.0x26.0 版本解决；

Drivers/media/video/rk_camsys/camsys_internal.h：CAMSYS_DRIVER_VERSION

5.5 RK3326 MP 启动概率性影响已经启动的 SP 输出

【现象】

RK3326:

SP 和 MP 配置输出相同 size，然后按照如下顺序启动停止 MI，

SP 启动 -> MP 启动 -> SP 停止 -> MP 停止

然后就会发生，

1）MP 启动后，SP 停止了输出，MP 的输出正常；

2）如果 1）没有发生，SP 停止时，会出现 SP 停不下来；

如果按照下面顺序操作的话，则没有问题。

MP 启动 -> SP 启动 -> MP 停止 -> SP 停止

【分析】

【解决】

该问题只有在 RK3326 平台 android-9.0 以及 Linux sdk 上可能出现，该问题已经解决，建议更新 rkisp1 驱动至 v0.1.1 版本；


5.6 特定分辨率输出图像出现短横线绿条纹问题

【现象】

RK3326/RK3399 设置某分辨率输出采集到的图像有绿条纹现象。

如 rk3326 MP 输出 NV12 1296x972

Rk3399 MP 输出 NV12 1680x1050



【分析】

【解决】

RV1108: Linux SDK cifisp11 驱动
已经解决，建议更新 cifisp11 驱动

RK 平台(除 RV1108 外)android-9.0 系统以及 Linux 系统：
已经解决，建议更新 rkisp1 驱动

5.7 如何处理 RK3399 ISP1 收不到 TX1RX1 数据

【现象】

RK3399 Linux kernel-4.4 rkisp1 驱动 ISP0 和 ISP1 单独运行正常，先跑 ISP1 后跑 ISP0 也正常，但先跑 ISP0 后跑 ISP1 的话，ISP1 收不到 MIPI 传来的图像数据。

【分析】

【解决】

RV1108: Linux SDK cifisp11 驱动
无该问题
RK 平台(除 RV1108 外)android-9.0 系统以及 Linux 系统：
已经解决，建议更新 rkisp1 驱动

6 IQ 相关


6.1 拍摄 RAW 图，RAW 图黑色区域出现异常白点

【现象】

RK 平台(除 RV1108 外) android-8.1 以及之前的版本：

拍摄的 RAW 图在黑色区域出现异常白点，并且白点的像素值固定为 235；





【分析】

【解决】

RK 平台(除 RV1108 外)android-8.1 系统以及之前的版本：
已经解决，建议更新 CameraHal 代码至 v1.0x4b.0 以上版本

附录 A ISP10-MIPI Error 寄存器值表 1

Bits	Name	Desc
23	Checksum error	***CSI-2 Packet Level Error：*** ***ErrorCrc*** *Four data lane share one bit*
22	ECC2	***CSI-2 Packet Level Error：*** ***ErrEccDouble*** *Four data lane share one bit*
21	ECC1	***CSI-2 Packet Level Error：*** ***ErrEccCorrected*** *Four data lane share one bit*
20	Protocol	***CSI-2 Protocol Level Error*** ： ***ErrFrameSync*** *Four data lane share one bit*
19:16	Control Error	***D-PHY Level Error：*** ***False Control Error***
15:12	EOT Sync Error	***D-PHY Level Error：*** ***ErrEotSyncHS*** *one bit for each lane*
11:8	SOT Sync Error	***D-PHY Level Error：*** ***ErrSotSyncHS*** *one bit for each lane*
7:4	SOT Error	***D-PHY Level Error：*** ***ErrSotHS*** *one bit for each lane*
3:0	FIFO Overflow	***CSI-2 Controller Error***: ***ErrCsiFifoOverflow*** *one bit for each lane*

附录 B ISP12-MIPI Error 寄存器值表 2

附录 B.1 Err1：

Bits	Name	Desc
28	ECC2	***CSI-2 Packet Level Error：*** ***ErrEccDouble***
27:24	Checksum error	***CSI-2 Packet Level Error：*** ***ErrorCrc*** *one bit for each lane*
15:12	ErrFrameSync	***CSI-2 Protocol Level Error*** ： ***ErrFrameSync*** *One bit for each vitual channel*
11:8	SOT Sync Error	***D-PHY Level Error：*** ***ErrSotSyncHS***

		one bit for each lane
7:4	EOT Sync Error	***D-PHY Level Error：*** ***ErrEotSyncHS*** *one bit for each lane*

附录 B.2 Err2：

Bits	Name	Desc
19:16	Control Error	***D-PHY Level Error：*** ***False Control Error*** *one bit for each lane*
11:8	ECC1	***CSI-2 Packet Level Error：*** ***ErrEccCorrected*** *one bit for each lane*
7:4	SOT Error	***D-PHY Level Error：*** ***ErrSotHS*** *one bit for each lane*
3:0	Escape Mode Entry Command Error	***D-PHY Level Error：*** ***Escape Mode Entry Command Error*** *one bit for each lane*

附录 C ISP2x-MIPI Error 寄存器值表 3

附录 C.1 ISP Err_phy

Bits	Name	Desc
23:20	Control Error	***D-PHY Level Error：*** ***False Control Error*** *one bit for each lane*
15:12	Escape Mode Entry Command Error	***D-PHY Level Error：*** ***Escape Mode Entry Command Error*** *one bit for each lane*
11:8	EOT Sync Error	***D-PHY Level Error：*** ***ErrEotSyncHS*** *one bit for each lane*
7:4	SOT Sync Error	***D-PHY Level Error：*** ***ErrSotSyncHS*** *one bit for each lane*
3:0	SOT Error	***D-PHY Level Error：*** ***ErrSotHS*** *one bit for each lane*

附录 C.2 ISP Err_packet

Bits	Name	Desc
27:24	Checksum error	***CSI-2 Packet Level Error：ErrorCrc*** *one bit for each lane*
20	ECC2	***CSI-2 Packet Level Error：ErrEccDouble***
19:16	ECC1	***CSI-2 Packet Level Error：ErrEccCorrected*** *one bit for each lane*
15:12	ErrID	***CSI-2 Packet Level Error：ErrID*** *one bit for each lane*
3:0	ErrFrameSync	***CSI-2 Protocol Level Error*** ： ***ErrFrameSync*** *One bit for each vitual channel*

附录 C.3 VICAP Err2

Bits	Name	Desc
15:12	ErrID	***CSI-2 Packet Level Error：ErrID*** *one bit for each lane*
11:8	ECC1	***CSI-2 Packet Level Error：ErrEccCorrected*** *one bit for each lane*
7:4	SOT Error	***D-PHY Level Error：ErrSotHS*** *one bit for each lane*
3:0	Escape Mode Entry Command Error	***D-PHY Level Error：Escape Mode Entry Command Error*** *one bit for each lane*

附录 C.4 VICAP Err1

Bits	Name	Desc

27:24	Checksum error	***CSI-2 Packet Level Error：*** ***ErrorCrc*** *one bit for each lane*
28	ECC2	***CSI-2 Packet Level Error：*** ***ErrEccDouble***
15:12	Checksum error	***CSI-2 Packet Level Error：*** ***ErrorCrc*** *one bit for each lane*
7:4	ErrFrameSync	***CSI-2 Protocol Level Error*** ： ***ErrFrameSync*** *One bit for each vitual channel*
3:0	SOT Sync Error	***CSI-2 Packet Level Error：*** ***ErrID*** *one bit for each lane*

附录 D　ISP1x MIPI Error 寄存器基地址表 4

Platform	MIPI Error reg addr
RK3288/RK3368:	0xff911c0c
RK3399:	isp0: 0xff911c0c isp1: 0xff921c0c
RK3326:	0xff4a1c0c

附录 E　ISP1x MIPI DPHY Status 寄存器值表 5

Bits	Name	Desc
13	*RxUlpsClkNot*	*This active low signal is asserted to indicate that the Clock Lane Module has entered the Ultra-Low Power State. The Lane Module remains in this mode with RxUlpsClkNot asserted until a Stop state is detected on the Lane Interconnect.*
12	*StopstateClk*	*Clk lane is in stopstate.*
11:8	*StopstateData*	*Data Lane is in stopstate.*

附录 F　ISP2x/VICAP MIPI DPHY Status 寄存器值表 6

Bits	Name	Desc
10	*StopstateClk*	*Clk lane is in stopstate.*
9	*UlpsActiveNotClk*	*this signal indicates that the clk Lane is in ULP state.*
8	*RxClkActiveHS*	*This asynchronous, active high signal indicates that a Clock Lane is receiving a DDR clock signal.*
7:4	*StopstateData*	*Data Lane is in stopstate.*
3：0	*RxUlpsExc*	*This active high signal is asserted to indicate that the Lane Module has entered the Ultra-Low Power State. The*

附录 G　MIPI DPHY Status 寄存器地址表 7

Platform	MIPI status reg addr
RK3288/RK3368:	0xff911c04
RK3399:	isp0: 0xff911c04 isp1: 0xff921c04
RK3326:	0xff4a1c04
RV1126/RV1109	0xffb51c14(isp2x) 0xffb10014(VICAP)
RK356X	0xfdfa0014 0xfdfb0014